电路设计技巧

高速PCB设计介绍:如何消除串扰

最近在一个婚礼上,我试图和一位坐在同一张桌子上的男士谈话。不幸的是,坐在我们中间的一个女人跟另一个坐在我另一边的人谈话。伴随着宴会背景的所有骚动,谈话很难开始。在我们之间进行着了另一个谈话,但是使我们之间的谈话不可能。我们遇到的就是串扰!

对话过程中的串扰可能非常烦人,但是PCB布局上的串扰可能是灾难性的。如果不纠正,串扰可能导致您的电路板完全不能工作,或者可能由间歇性问题困扰。我们来看看串扰是什么,以及你可以做些什么来阻止它。

什么是高速PCB设计中的串扰?

串扰是PCB上走线之间无意的电磁耦合。这种耦合可以导致一条走线的信号脉冲超过另一条走线的信号,即使它们彼此没有物理接触。当平行走线之间的间距很近时,会发生这种情况。即使迹线可能保持用于制造目的的最小间距,但对于电磁目的来说可能是不够的。

考虑两条相互平行的走线。如果一条走线中的信号幅度大于另一条走线,则可能会积极地影响另一条曲线。 “受害者”走线中的信号将开始模仿侵略者走线的特征,而不是自己的信号。当发生这种情况时,您遇到的就是串扰。

串扰通常被认为是在同一层上彼此相邻的两条平行轨迹之间发生的。尽管如此,在相邻层上彼此相邻的两条平行轨迹之间出现串扰的可能性更大。这被称为板间耦合,并且更可能发生,因为两个相邻的信号层被非常薄的内核分隔。该厚度可以是4密耳(0.1毫米),有时小于同一层上两条迹线之间的间距。

 

从您的设计中消除串扰的隐患

幸运的是,你不受串音的束缚。通过设计您的电路板以尽量减少串扰情况的可能性,您可以避免这些问题。以下是一些设计技巧,可以帮助您消除电路板上串扰的可能性:

  1. 在差分对和其他信号路由之间保持尽可能大的距离。经验法则是gap = 3倍的走线宽度。
  2. 在时钟布线和其他信号布线之间保持尽可能大的差异。同样的差距= 3倍的迹线宽度经验法则也适用于这里。
  3. 在不同组的差分对之间保持尽可能大的距离。这里的经验法则略大一点,gap = 5倍的走线宽度。
  4. 异步信号(如RESET、INTERRUPT等)应远离总线和高速信号。它们可以布线到开关信号或上电信号旁边,因为在电路板的正常操作期间很少使用这些信号。
  5. 确保在电路板堆叠中彼此相邻的两个信号层将交替水平和垂直布线方向。这将通过不允许迹线彼此平行地运行来减少板间耦合的可能性。
  6. 减少两个相邻信号层之间的潜在串扰的一个更好的方法是在微带结构中将这些层与它们之间的接地平面层分开。接地层不仅增加了两个信号层之间的距离,还将为信号层提供所需的返回路径

您的设计软件如何帮助您在高速PCB设计中消除串扰

PCB设计工具内置了许多功能,可帮助您避免设计中的串扰。板层规则将通过指定布线方向和创建微带叠层来帮助您避免横向耦合。使用网络类规则,您将能够将更大的跟踪间隔分配给更容易受到串扰影响的网络组。差分对路由器会将您的差分对作为实际对路由到一起,而不是单独路由它们。这将保持差分对迹线彼此之间和其他网络所需的间隔,以避免串扰。

除了PCB设计软件的内置功能之外,还有其他工具可以帮助您消除高速PCB设计中的串扰。 有各种不同的串扰计算器可用来帮助您确定布线的合适的走线宽度和间距。 还有信号完整性模拟器来分析您的设计潜在的串扰问题。

如果允许串扰发生的话,它可能是印刷电路板上的一个大问题。但是现在你知道要查找什么,将准备好防止串扰的发生。我们在这里讨论的设计技巧以及PCB设计软件的功能将帮助您创建无串扰设计。

Tagged

About Simon Wang

发表评论

电子邮件地址不会被公开。 必填项已用*标注