电路设计技巧

地平面反弹降低技术尽量减少信号完整性问题

不像我父亲在上学期间在篮球队里茁壮成长,在试训期间我几乎没有反弹。不用说,我在开始之前就放弃了运动。虽然我成为NBA职业球员的梦想破灭了,但后来我发现了自己对武术的热爱。我从来没有真正处理好篮球,但是在武术中,至少我可以反弹我的脚球来迎接我的对手。

无法反弹篮球是一回事。然而,不了解电子设备的地面反弹,可能会对您的电路造成很大的问题。要想成为PCB设计师,必须了解地面跳动对电路的影响。考虑到地面反弹减少技术,您可以最大限度地减少整个设计中的地面反弹,并保护设计免受信号完整性问题的影响。

什么是地面反弹?

要了解地面反弹,您需要深入了解构成集成电路(IC)核心的晶体管基础知识。下图显示了微控制器和随机存取存储器(RAM)等集成电路的互补金属氧化物半导体(CMOS)电路。

CMOS逻辑门的接地反弹

在大多数设计中,输出引脚通常连接到电容性负载。当输出引脚置为逻辑’1’时,负载完全充电至VCC。当输出关闭为逻辑’0’时,电流迅速从输出流向地面。

在理想的情况下,IC封装和电路板的地线将保持相同的电压。然而,在大多数实际情况中,由于接合线,引线框架和电路板电感本身,因此在管芯接地和电路板接地之间存在电感。

当电流冲过电感时,电路板和地线之间会形成一个电压。这会引起一个现象,即芯片接地和电路板地短时间处于不同的电压电平,从而导致接地反弹。

地面反弹如何影响电路

在大多数情况下,地面反弹不会对电子设备造成任何干扰。但是,当地面跳动很大时,尤其是当多个输出同时关闭时,设备的地面水平会上升到可能影响其他操作的水平。

例如,遇到接地反弹的微控制器可能将其接地切换到1.5V。连接到微控制器的工作在3.3V的逻辑IC可能会将逻辑“0”信号解释为“1”,因为由于器件地的移位电压电平它正在接收1.5V逻辑“低”信号。

正在经历地面反弹的设备也可能会误读来自其他组件的输入。例如,由于器件地的升高,逻辑“高”信号会被误解为“低”,因为输入引脚的电压为1.8V而不是3.3V。这低于2.31V的最小逻辑高电压。

减少地平面反弹的技巧

减少接地反弹影响的最简单方法是将旁路电容放置在受影响的组件附近。当输出逻辑电平快速变化时,这将使电流流入和流出电容。尽可能将旁路电容靠近器件的VCC引脚,以尽量减小接地走线的总电感,这一点很重要。

将一个电阻串联到输出负载可以减少变化信号的瞬态时间。这仅适用于输出不对时序敏感的情况,例如并行SRAM的地址总线。该方法适用于触发输出的控制引脚,如继电器或LED。

当所有输出同时驱动为低电平时,地面反弹的效果最差。这时地的电压差急剧增加时。为了防止这种情况发生,请尝试分散输出驱动为低电平的时间。在这里,即使延迟了几毫秒,也会产生显着的差异。

作为一般规则,您应避免将毛刺敏感信号(如RESET、CHIP SELECT或SET)置于容易出现接地反弹问题的相同逻辑IC上。总体而言,靠近GND引脚的输出引脚会遇到较少的地弹反弹问题。因此,您应该在GND引脚旁边的引脚上放置关键信号。

旁路电容旁边的逻辑组件。

检测设计中潜在的地面反弹问题

最终,放置旁路电容是一种适用于广泛设计的有效方法。它保持良好的电力传输网络,并可靠地减少地面反弹。 为了尽量减少设计中不受控制的电压下降以及发现其他潜在的电源问题,请尝试使用Altium PDN分析仪。

借助此工具,您可以同时模拟多个网络上的功率传输,并轻松识别直流电压或电流密度问题。

Tagged

About Simon Wang

发表评论

电子邮件地址不会被公开。 必填项已用*标注