Altium Designer

高速电路设计的层叠结构

层叠是组件设计的最基本的部分之一。排列和层叠的顺序对于确保设计能够按照预期实现是非常重要的,有许多的技术和电子的原因。这些原因中包括EMC、阻抗不相容性的降低等因素。话虽如此,我们将讨论,当开发用于高速设计的层叠堆栈时,应该考虑的一些事项。

图1:由预浸材料(黑色)、芯材(蓝色)和铜层(橙色)组成的6层堆叠的实例。

我们重点介绍一个典型的6层堆叠,如上图(图1)所示,适用于高速设计。总共有2个平面和4个布线层;黑线、蓝线和橙线均分别表示预浸(预浸)材料、芯材和铜层。

首先,您需要确保高速信号和平面层紧密耦合在一起。为了实现这一点,芯材必须尽可能薄。这里对核心材料的需求基本上是由于这是阻抗驱动排列的性质。因此,必须使用非常平坦的表面来保证穿过导线长度的恒定阻抗。

接下来,外层需要被预先放置到整个堆叠中。这些层适用于低速信号,如模拟信号处理和任何其他不需要太多阻抗驱动的应用。将预浸材料用于堆叠的中心,以将堆叠建立至板的适当最终厚度,其通常为约62密耳。开发层叠堆栈时,您将需要与制造商合作。为了能够与他们有效沟通,您需要了解制造商经常储存的材料。这对于确保董事会的整体成本是体面的,因为对不可用材料的需求可能迫使制造商发布特殊订单,从而提高董事会成本。

图2:堆叠的上部

图3:堆叠的下部

另一个要考虑的事项是过孔堆栈。如果我们回到之前讨论的层叠,我们可以创建板的上部和下部(见图2和图3)作为可以单独钻孔和电镀的子组件。然后这将使得我们可以使用从顶层到第一高速信号层的盲孔。然而,值得注意的是,一旦所有这些层已经与预浸料材料在中心层压在一起,所得到的层将非常难以进入并且需要被钻孔和镀覆。这也将为整体设计增加显着成本。因此,设计该电路板的最具成本效益的方法将是采用通孔。通孔将完全穿过层叠层,并在每个铜层上带出一个环。

通孔排列的共同挑战是当我们从顶层到第二信号层的路由时,剩下的通孔短路增加了信号的寄生电阻。这意味着,如果我们要绘制一个单端信号,它将会导致交流电场的寄生电容可能高达一半的微法(pF),但实际值将由通孔的物理特性。无论输出值如何,这可能对信号完整性产生重大影响。为了有效地最大限度地增加通孔的高速设计,解决方案是对钻孔进行后钻以将其去除。要做到这一点,我们需要使用比直径稍大的钻头,钻出材料。钻机不需要用任何困难或技术密集的设备来完成。相反,这是通过简单地通过最具成本效益的方法使用所有通孔,然后在后面钻出必要的通孔来完成的。

Tagged ,

About Simon Wang

发表评论

电子邮件地址不会被公开。 必填项已用*标注